Moscone Center, San Francisco, akan menjadi tuan rumah DAC 25-28 Juni

Solusi OneSpin dan Sistem Desain Austemper keduanya akan menyoroti alat untuk verifikasi keselamatan fungsional. Austemper akan fokus pada pengembangan sistem misi-kritis, dengan rangkaian alat KaleidoScope yang mendukung desain analog untuk propagasi kesalahan sinyal campuran secara bersamaan. Rangkaian alat otomatis memiliki kemampuan analisis keselamatan, sintesis, dan verifikasi untuk aplikasi berorientasi sertifikasi. Ini digunakan untuk desain otomotif skala besar di ADAS dan mengemudi mandiri. Simulasi kesalahan bersamaan termasuk simulasi yang direkomendasikan oleh ISO 26262 untuk memenuhi persyaratan ASIL.

Perusahaan baru-baru ini bermitra dengan OneSpin Solutions untuk mengadopsi metodologi yang didukung alat untuk aplikasi keselamatan fungsional, menggabungkan aliran desain dan verifikasi, yang akan diperagakan di gerai OneSpin. Mekanisme keamanan perangkat keras dimasukkan ke dalam desain chip dan alat OneSpin Solutions secara resmi memverifikasi logika keselamatan perangkat keras. Pemeriksaan kesetaraan memastikan bahwa logika keselamatan yang dimasukkan tidak memengaruhi fungsionalitas reguler dan analisis deteksi kesalahan memverifikasi bahwa mekanisme keselamatan bekerja dengan baik jika terjadi kesalahan acak.

OneSpin juga mempromosikan kit Kualifikasi Alat, mengikuti verifikasi oleh TÜV SÜD tentang proses pengembangan alatnya. Kit awal tersedia untuk alat EDA 360 EC-FPGA perusahaan, pemeriksaan kesetaraan sekuensial otomatis yang mencegah aliran desain FPGA dari memperkenalkan kesalahan implementasi. Kit ini disertifikasi untuk ISO 26262, IEC 61508 dan EN 50128.

Wawasan FPGA

Masih dengan desain FPGA, Plunify telah berkolaborasi dengan Xilinx untuk menawarkan paket desain Vivado di cloud, melalui platform Plunify Cloud. Desainer membayar sesedikit 50c untuk mengkompilasi proyek Vivado di cloud Amazon Web Services (AWS), termasuk lisensi.

Perusahaan juga akan menunjukkan peningkatan pada perangkat lunak penutupan waktu InTime untuk mengoptimalkan pengaturan waktu FPGA di cloud (Gambar 1). Metodologi Optimalisasi InTime dapat meningkatkan frekuensi clock hingga 20 hingga 80% dan memenuhi persyaratan waktu dalam hitungan hari, daripada berminggu-minggu melalui pembelajaran mesin. Perangkat lunak ini juga mempercepat penutupan waktu dan pengoptimalan dan diakses melalui cloud.

Mempromosikan teknologi eFPGA, Achronix Semiconductor bekerja sama dengan spesialis IP CAST untuk meningkatkan throughput dan menghemat penyimpanan memori.

Kedua peserta pameran akan menjelaskan bagaimana IP kompresi lossless CAST telah diangkut ke portofolio Achronix FPGA untuk digunakan dalam aplikasi transfer data pusat dan seluler. Implementasi perangkat keras dari standar kompresi lossless untuk Deflate, GZIP dan ZLIB, kompatibel dengan implementasi perangkat lunak yang digunakan untuk kompresi atau dekompresi untuk menyediakan throughput 100Gbit / s dengan kompresi rendah dan latensi rendah, ditambah dengan teknologi Speedcore eFPGA untuk bergerak dan menyimpan besar data dengan konsumsi daya yang rendah.

CAST telah mem-porting IP-nya ke FPGA Achronix

Efisiensi energi

Berbicara tentang manajemen daya, peserta pameran lain, Baum, mengidentifikasi efisiensi energi sebagai area yang paling berkembang dalam desain chip. Alat analisis dan pemodelan daya otomatisnya dirancang untuk proyek otomotif, IoT, seluler, jaringan, dan server. PowerBaum 2.0 (Gambar 3) mendukung daya dinamis dan statis, menerima RTL dan deskripsi netlist, dan menambahkan dukungan untuk analisis daya dengan emulasi perangkat keras. Ini, kata perusahaan, memungkinkan para insinyur untuk memperbaiki bug daya dalam skenario perangkat lunak yang realistis. Alat ini juga mendukung analisis dengan suhu sewenang-wenang yang ditentukan oleh desainer, untuk menilai efek suhu pada konsumsi daya desain.

Di DAC, perusahaan juga akan memperkenalkan PowerWurzel, mesin analisis daya level gerbang yang akan diintegrasikan dengan PowerBaum untuk pemodelan daya.

Gambar 3 Alat Baum menganalisis efisiensi energi

Desain SoC berbasis cloud dan alat verifikasi untuk desain IC dari Metrik termasuk Cloud Simulator dan Verification Manager, yang dirancang untuk mengelola persyaratan dan sumber daya simulasi, menyesuaikannya naik atau turun setiap menit. Perusahaan mengklaim bahwa Google Cloud memungkinkan kapasitas simulasi SystemVerilog yang tidak terbatas UVM dan manajemen verifikasi berbasis web asli untuk waktu regresi yang lebih cepat, mengurangi kesalahan kode trunk dan jangkauan kode yang dapat diprediksi.

Selain dari peserta pameran, acara ini menjadi tuan rumah sesi teknis dan program ceramah yang membahas bidang-bidang topikal. Tahun ini, misalnya, Cadence akan menyelenggarakan tutorial tentang Safety Keselamatan Fungsional dan Keandalan untuk Aplikasi Otomotif ’, dan satu lagi tentang pembelajaran mesin (‘ Pembelajaran Mesin Membawa Kinerja Pengenalan Ucapan ke Tingkat Selanjutnya ’). Sebuah keynote oleh Anna-Katrina Shedletsky, Instrumental, pada hari Senin 25 Juni, akan fokus pada 'Otomasi Otomatisasi: Pembelajaran Mesin dan Masa Depan Manufaktur'. Menggunakan ML dan AI untuk robotika bantu sosial (SAR) dieksplorasi dalam keynote hari Kamis oleh Maja Matarić, University of Southern California yang akan menghadirkan ‘Automation vs Augmentation: Robotocs Assistive Assistive Sosial dan Masa Depan Kerja’.

Keynote lain menganjurkan RISC-V sebagai sarana untuk membebaskan arsitek dari arsitektur set instruksi milik (ISA). David A Patterson, Google dan University of California, akan menghadirkan ‘Zaman Keemasan Baru untuk Arsitektur Komputer: Akselerator Khusus Domain dan Open RISC-V’.

Area baru tahun ini di DAC adalah Design Infrastructure Alley. Inisiatif oleh Aliansi dan Asosiasi ESD untuk Profesional Komputasi Kinerja Tinggi adalah area yang didedikasikan untuk infrastruktur TI untuk desain sistem dan komponen elektronik. Selain persyaratan komputasi dan penyimpanan untuk desain dan pengelolaan penggunaan cloud, ada teater paviliun Desain-on-the-Cloud khusus yang membahas manajemen lisensi, komputasi grid, dan keamanan data.