Ang Moscone Center, San Francisco, ay maghahatid ng DAC 25-28 Hunyo

Ang OneSpin Solutions at Austemper Design Systems ay kapwa i-highlight ang mga tool para sa pagpapatunay sa kaligtasan ng pagganap. Itutuon ng Austemper ang pag-unlad ng system-kritikal na sistema, kasama ang suite ng KaleidoScope tool na sumusuporta sa disenyo ng analogue para sa kasabay, halo-halong signal na kasalanan. Ang awtomatikong tool suite ay may pagtatasa ng kaligtasan, synthesis at mga kakayahan sa pag-verify para sa mga application na nakatuon sa sertipikasyon. Ginagamit ito para sa mga malalaking disenyo ng automotive sa ADAS at autonomous na pagmamaneho. Ang kasabay na pagkakasamang simulation ay may kasamang mga simulation na inirerekomenda ng ISO 26262 upang sumunod sa mga kinakailangan ng ASIL.

Kamakailan ay nakipagtulungan ang kumpanya sa OneSpin Solutions upang mag-ampon ng isang pamamaraan na suportado ng tool para sa mga aplikasyon ng kaligtasan ng pagganap, pagsasama-sama ng isang daloy ng disenyo at pag-verify, na ipakita sa booth ng OneSpin. Ang mga mekanismo ng kaligtasan ng hardware ay nakapasok sa mga disenyo ng chip at pormal na kumpirmahin ng mga tool ng OneSpin Solutions ang hardware safety logic. Tinitiyak ng pagkakapantay-pantay na ang nakapasok na lohika sa kaligtasan ay hindi nakakaapekto sa regular na pag-andar at pagsusuri ng pagtuklas ng kasalanan ay nagpapatunay na ang mga mekanismo ng kaligtasan ay gumaganap nang maayos kung sakaling may mga pagkakamali.

Isinusulong din ng OneSpin ang Tool Qualification kit nito, kasunod ng pag-verify ng TÜV SÜD ng mga proseso ng pag-unlad ng tool nito. Magagamit ang paunang kit para sa tool ng 360 EC-FPGA EDA ng kumpanya, isang awtomatikong pagkakasunud-sunod na tseke ng pagkakapantay-pantay na pumipigil sa pagdidisenyo ng FPGA mula sa pagpapakilala ng mga error sa pagpapatupad. Ang kit ay sertipikado sa ISO 26262, IEC 61508 at EN 50128.

Mga pananaw ng FPGA

Pa rin sa disenyo ng FPGA, Plunify ay nakipagtulungan sa Xilinx upang mag-alok ng suite ng disenyo ng Vivado sa ulap, sa pamamagitan ng Plunify Cloud platform. Ang mga taga-disenyo ay nagbabayad ng kaunti sa 50c upang makatipon ang isang proyekto ng Vivado sa Amazon Web Services (AWS) cloud, kasama ang mga lisensya.

Ang kumpanya ay magpapakita din ng mga pagpapahusay sa kanyang software ng InTime na pagsasara ng software upang ma-optimize ang tiyempo ng FPGA sa ulap (Larawan 1). Ang pamamaraan ng InTime Optimization ay maaaring mapabuti ang dalas ng orasan sa pamamagitan ng 20 hanggang 80% at matugunan ang mga kinakailangan sa tiyempo sa mga araw, sa halip na mga linggo sa pamamagitan ng pagkatuto ng makina. Pinapabilis din ng software ang tiyempo pagsasara at pag-optimize at na-access sa pamamagitan ng ulap.

Ang pagtataguyod ng teknolohiya ng eFPGA, ang Achronix Semiconductor ay nakikipagtulungan sa espesyalista ng IP CAST upang madagdagan ang throughput at gumawa ng mga matitipid sa imbakan ng memorya.

Ipapaliwanag ng dalawang exhibitors kung paano ang pagkawala ng compression ng IP ng CAST ay naipakita sa portfolio ng Achronix FPGA para magamit sa data center at mga aplikasyon ng mobile edge data transfer. Ang pagpapatupad ng hardware ng pamantayang walang pagkawala ng compression para sa Deflate, GZIP at ZLIB, ay katugma sa pagpapatupad ng software na ginamit para sa compression o decompression upang magbigay ng hanggang sa 100Gbit / s throughput na may mababang compression at mababang latency, kasama ang Speedcore eFPGA na teknolohiya upang ilipat at mag-imbak ng malaki data sa isang mababang pagkonsumo ng kuryente.

Ang CAST ay nai-port ang IP nito sa mga FPGA ng Achronix

Ang kahusayan ng enerhiya

Ang pagsasalita ng pamamahala ng kapangyarihan, ang isa pang nagtatanghal, si Baum, ay kinikilala ang kahusayan ng enerhiya bilang pinaka-under-binuo na lugar sa disenyo ng chip. Ang awtomatikong pagsusuri ng kuryente at tool sa pagmomolde ay dinisenyo para sa mga automotiko, IoT, mobile, networking at server na proyekto. Sinusuportahan ng PowerBaum 2.0 (Larawan 3) ang dinamikong at static na kapangyarihan, pagkuha sa RTL at mga paglalarawan ng netlist, at nagdaragdag ng suporta para sa pagsusuri ng kapangyarihan na may emulation ng hardware. Ito, sabi ng kumpanya, pinapayagan ang mga inhinyero na ayusin ang mga bug ng kapangyarihan sa mga makatotohanang mga sitwasyon ng software. Sinusuportahan din ng tool ang pagsusuri sa mga arbitrary na temperatura na tinukoy ng mga taga-disenyo, upang masuri ang mga epekto ng temperatura sa pagkonsumo ng kuryente ng isang disenyo.

Sa DAC, ipakilala din ng kumpanya ang PowerWurzel, isang gate level na power analysis engine na isama sa PowerBaum para sa pagmomolde ng kapangyarihan.

Larawan 3 Mga tool ng Baum na pag-aralan ang kahusayan ng enerhiya

Ang mga tool sa disenyo at verification na batay sa Cloud para sa disenyo ng IC mula sa Metrics ay kasama ang Cloud Simulator at Verification Manager, na idinisenyo upang pamahalaan ang mga kinakailangan at mapagkukunan ng simulation, pag-aayos ng mga ito pataas o pababa bawat minuto. Ang kumpanya ay inaangkin na ang Google Cloud ay nagbibigay-daan sa walang limitasyong UVM-sumusunod na SystemVerilog simulation kapasidad at katutubong, pamamahala sa pagpapatunay na batay sa web para sa mas mabilis na mga oras ng pagreresulta, nabawasan ang mga error sa basura ng code at mahuhulaan na saklaw ng code.

Bukod sa mga exhibitors, ang event ay nagho-host ng mga teknikal na sesyon at isang programa ng mga keynotes na tumutugon sa mga topical na lugar. Sa taong ito, halimbawa, ang Cadence ay maghahatid ng isang tutorial sa 'Functional Safety at pagiging maaasahan para sa Mga Aplikasyon ng Sasakyan', at isa sa pag-aaral ng makina ('Pag-aaral ng Pag-aaral ng Pag-aaral ng Pag-uusap sa Pagsunod sa Antas'). Ang isang pangunahing tono ni Anna-Katrina Shedletsky, Instrumental, sa Lunes 25 Hunyo, ay tutok sa 'Automating Intelligence: Pag-aaral ng Machine at Hinaharap ng Paggawa'. Ang paggamit ng ML at AI para sa mga nakatutulong na robotics (SAR) ay nai-explore sa keynote ng Huwebes ni Maja Matarić, University of Southern California na magtatanghal ng 'Automation vs Augmentation: Socially assistive Robotocs at Hinaharap ng Trabaho'.

Ang isa pang keynote ay nagtataguyod ng RISC-V bilang isang paraan upang malayang ang mga arkitekto mula sa mga propesyunal na itinakda ng mga arkitektura (ISA). Si David A Patterson, Google at University of California, ay magpapakita ng 'Isang Bagong Gintong Edad para sa Arkitektura ng Computer: Ang Domain Tukoy na Accelerador at Buksan ang RISC-V'.

Ang isang bagong lugar ngayong taon sa DAC ay ang Design Infrastructure Alley. Ang inisyatibo ng ESD Alliance at Association para sa High-Performance Computing Professionals ay isang lugar na nakatuon sa imprastruktura ng IT para sa disenyo ng mga elektronikong sistema at mga sangkap. Pati na rin ang mga kinakailangan sa computing at imbakan para sa disenyo at pamamahala ng paggamit ng ulap, mayroong isang dedikadong teatro ng Design-on-the-Cloud pavilion na tinatalakay ang pamamahala ng lisensya, grid computing at seguridad ng data.