Nyheter

En vy från RISC-V-toppmötet

Det fanns två tillkännagivanden från IAR Systems till stöd för att skapa ett robust ekosystem för RISC-V. Den första var med IP-leverantören, SiFive, för att samarbeta för att föra förstnämnda kompilator- och felsökningsverktyg till den konfigurerbara processorns IP-adress.

Integration av verktyg och IP förväntas stödja utvecklare för att leverera produkter och öka implementeringen av den öppna, gratis instruktionsuppsättningsarkitekturen (ISA).

Anders Holmberg, Chief Strategy Officer, IAR Systems, sa att målet är att hjälpa utvecklare att öka produktiviteten och fokusera på innovation. "SiFive är ledande inom kommersiell RISC-V-kärn-IP, och vår verktygskedja IAR Embedded Workbench är den mest använda verktygskedjan för att bygga inbäddade applikationer," sade han. Accenten är på skalbara, effektiva anpassade kisel- och utvecklingsverktyg för att möta beräknade arbetsbelastningar.

IAR Embedded Workbench för RISC-V kommer att finnas tillgängligt i mitten av 2019. Verktygskedjan påstår sig erbjuda "ledande kodkvalitet, storlek och hastighet" såväl som en integrerad felsökare med simulator- och maskinvarafelsökningssupport.

Programvaruföretaget tillkännagav också ett partnerskap med CPU IP-leverantören, Andes, för att stödja företagets RISC-V-kärnor, AndesCore N25 (F) / NX25 (F) och A25 / AX25, i IAR Embedded Workbench för RISC-V. Den första versionen kommer att finnas tillgänglig i mitten av 2019. AndeStar V5 instruktionsförlängning och anpassningsfunktioner för anpassning av Andes Custom Extension (ACE) kommer att kopplas till Workbench för att maximera kodhastigheten och minimera kodstorleken för RISC-V-kärnor.

Automation och beräkningar i realtid

Den senaste versionen av sin verktygssvit och en ny EOSC-V-kärna optimerad för Linux och realtidsberäkning tillkännagavs av Codasip.

Dess Studio 8-verktygssvit gör det möjligt för utvecklare att skriva en beskrivning på hög nivå av en processor och syntetiserar designen automatiskt (bild).

"Eftersom RISC-V ISA-specifikationen utvecklas och lägger till ett ständigt ökande antal valfria arkitekturförlängningar, blir en processormetod som möjliggör både snabb arkitekturutforskning och förenklad skapande av lätt implementerbar RTL", konstaterade Chris Jones, vice president för Marknadsföring på Codasip. "Det som behövs är ett högklassigt processorbeskrivningsspråk optimerat för RISC-V," tillade han och introducerade verktygssviten.

Processorbeskrivningen är skriven i CodAL, ett arkitekturbeskrivningsspråk, och sedan syntetiseras automatiskt designens RTL, testbänk, virtuella plattformsmodeller och utvecklingssats för processprogramvara (C / C ++ kompilator, debugger, profiler). Metodiken reducerar tidsförbrukningen för att upprätthålla ett komplett programvaruutvecklingspaket (SDK) genom att använda en instruktionsnoggrann (IA) -processormodell i CodAL till tid som annars skulle krävas för att upprätthålla en komplett SDK och implementeringen reduceras avsevärt tack vare den metod som använder en instruktionsnoggrann (IA) -processormodell i CodAL för SDK-generering och en cykel-korrekt modell för implementering

Ny funktionalitet och funktioner för den åttonde generationens verktygssvit inkluderar stöd för en LLVM-felsökare och OpenOCB, Studio / CodeSpace integrerade utvecklingsmiljöer (IDE) baserade på Eclipse Oxygen och mer interaktiva konsoler och förbättringar av testsviterna och verifieringen för att stödja användardefinierade RISC -V-tillägg.

Företaget introducerade också den 64-bitars Bk7-processorn, vilket ökade till Bk-familjen. Den har en sju-stegs pipeline med filialprognos, valfri enhet för fullständig minnehantering (MMU) med virtuellt adresseringsstöd för operativsystem som Linux, populära RISC-V-standardutvidgningar och externa industristandardgränssnitt.

Det är företagets hittills högsta prestanda och kan anpassas för utvecklare att lägga till instruktioner, register eller gränssnitt.

Studio 8 och Bk7-processor kommer att vara allmänt tillgängliga Q1 2019, med tidig tillgång till utvalda kunder omedelbart.

Microchip tillkännagav att den lägger till den som den anser vara branschens första RISC-V SoC FPGA-arkitektur till sitt Mi-V-ekosystem. FPGA: erna kombinerar Microsemiconductor PolarFire FPGA: er och ett mikroprocessorsubsystem baserat på RISC-V ISA.

Framför toppmötet tillkännagav Linux Foundation sitt samarbete med RISC-V Foundation för att påskynda öppen källkodsutveckling och antagande av RISC-V ISA.