메시지
국내 반도체 IP는 터닝 포인트에서도 안지 시켰고, 이동 기술의 장점 및 기회 분석
PC가 휴대 전화 산업으로 이동함에 따라, 집적 회로 기술은 계속 업그레이드, 칩 설계 복잡성이 증가하고, R & D 자원 및 비용은 지속적으로 증가하여 글로벌 반도체 산업의 노동 부문의 지속적인 개선을 촉진하며, IP 산업은 시간이 필요합니다.
IP는 검증되고 재사용 할 수있는 설계 모듈을 지칭하여 집적 회로 설계에서 특정 결정 론적 기능과 독립적 인 지적 재산권을 갖추고 있으며 다른 반도체 프로세스에 이식 할 수 있습니다. 칩 회사는 특정 기능을 달성하기 위해 그러한 IP를 구입할 수 있습니다. "빌딩 블록"과 유사한이 개발 모델은 칩의 개발주기를 크게 단축하고 설계 비용을 절약하고 칩 디자인의 어려움을 줄이면서 칩의 성능과 신뢰성을 향상시킵니다. 섹스.
글로벌 IP 시장의 관점에서, IBS는 전세계 반도체 IP 시장이 2018 년에 4 억 6 천만 달러에서 2027 년에 101 억 달러로 증가 할 것이고, 2027 년까지 성장률은 120 %, 연평균 화합물 성장률은 9.13 % 증가한 것으로 예측한다. 반면 중국은 세계에서 가장 큰 반도체 소비자 시장이되었으며, 수요 증가가 계속 강해지고 있습니다. 거대한 수요에 직면해서, 국내 집적 회로의 전류 공급은 심각하게 부적절합니다. Ye Shengji, Chief Engineer, Chief Engineer 및 China 자동차 제조업체 협회 (Chine Accountiation)의 부국장은 2020 년의 자급 반도체의 자급 자족률이 15 % 미만이며 수입에 대한 의존도는 여전히 높습니다.
따라서 시장 공간 및 개발 상태의 이중 요인하에 IP 현지화에 대한 수요는 긴급합니다.
이 맥락에서 "2021 국내 IP 및 맞춤형 칩 생태 회의"는 7 월 6 일 상하이에서 "핵심 생태 학적 및 윈 - 윈"을 주제로 개최했습니다.이 컨퍼런스는 중국의 주요 기업이 고급으로 인도합니다. 엔드 IP 및 칩 사용자 정의, Singdong 기술. 반도체 IP 기술 및 제품 협력에 중점을 둔 중국 최초의 산업 생태 회의입니다.
회의는 수천 명의 업계 전문가와 비즈니스 대표를 모아 IP, EDA, 디자인 서비스, 파운드리, 포장 및 테스트, 완벽한 기계, 클라우드 컴퓨팅 등의 업스트림 및 다운 스트림 링크를 토론하고 공유하여 개발을위한 새로운 경로를 탐구합니다. IP 산업의 ...에
Xindong 기술의 장점과 기회
이벤트 중, Singdong Technology Co., Ltd.의 Ao Hai는 "디자인에서 대량 생산까지의 테마 공유, 국내 원 스톱 IP 및 맞춤형 서비스 권한 부여 능력의 핵심 IP 기술을 시연" 해외 거인을 겨냥하고 특정 고성능 IP를 능가합니다. 세계 6 개 주요 세대 공장을 통해 15 년간의 열심히 노력하고 세계 6 개 주요 세대 공장을 다루는 세계 6 개 주요 세대 공장을 다루는 전체 고속 IP 코어 및 ASIC 사용자 정의 기능은 국내 독립 핵심 기술의 혁신적인 업적을 보여주었습니다. 권한 부여.
Chiplet의 경우, 집적 회로 기술의 지속적인 개발을 통해 칩 디자인의 복잡성이 계속 증가하고 있습니다. 생산을위한 다양한 프로세스로 다른 기능 (예 : CPU, 메모리, 아날로그 인터페이스 등)을 유연하게 선택하여 컴퓨팅 성능을 유연하게 균형 잡고 비용으로 제공하여 기능 모듈의 최적의 조정을 얻을 수 있습니다. Fab 프로세스. 동시에, Chiplet은 IP 모듈의 경제와 재사용 성을 향상시키고 재사용 할 수있는 새로운 기술이며, IP 공급 업체의 비즈니스 유연성 및 개발 공간을 확장했습니다.
OMDIA 자료에 따르면 2018 년 세계 샹 펠레 시장 규모는 6 억 4 천 5 백만 달러였습니다. 시장 규모는 2024 년에 58 억 달러에 달할 예정이며 평균 연간 연평균 화합물 성장률은 44 %로 점차적으로 전체 반도체 시장으로 확대 될 것으로 예상됩니다. Chiplet은 IP 산업에 새로운 상상력을 불러 일으키고 있습니다
정상 회담에서, 단일 기술의 고속 병렬 포트 기술 이사 인 GAO Zhuan은 "고성능 DDR 시리즈 IP 기술 전체 분석"의 관련 내용을 공유하고 4Gbps에서 24Gbps의 DQ의 진화를 도입하고 세계 최고 수준의 GDDR6 / 6x IP 만. 기술 및 유일한 국내 HBM2E / 3 및 DDR5 / LPDDR5 시리즈 기술. 동시에, 단일 기술의 직렬 기술 이사 인 Chen Liankang은 32 / 56 / 112G 다중 표준 프로토콜 Serdes 솔루션에 대한 일련의 심층적 해석을 가져 왔으며, 국제 최첨단 USB, 서버 PCIe5 / 4, SATA, Rapidio, HDMI 고화질 전송 기술 및 기타 많은 국내 주요 기술.
분석하는 것은 어렵지 않습니다. 현재의 산업 변화와 추세를 통해 스마트 폰으로 표시되는 현재의 소비자 전자 산업은 점차적으로 피크에 도달했습니다. IP 판매의 새로운 성장 모멘텀은 데이터 중심 응용 프로그램으로 이동하고 고속 인터페이스 프로토콜이 등장했습니다. 인터페이스 IP 시장은 빠르게 발전했습니다.
IPNEST 데이터에 따르면, 인터페이스 IP 시장은 다음 5 년 동안 상대적으로 높은 성장률을 유지할 것으로 예상된다. 2025 년까지 1.8 억 달러의 미국 달러에 도달한다.이 보고서는 또한 인터페이스 IP의 성장 모멘텀이 주로 데이터 중심 응용 프로그램, hyperscalar, 데이터 센터, 저장, 유선 및 무선 네트워크 및 등장 인공 지능. 이러한 모든 응용 프로그램은 데이터 교환의 요구를 충족시켜 PCIe, 이더넷, Serdes 및 Memory Controller IP와 같은 인터페이스 프로토콜의 성장을 촉진하기 위해 더 높고 높은 대역폭이 필요합니다.
IP 생태학 및 독특한 경쟁력을 구축하는 방법
다양한 IPS의 신속한 통합을 보장하는 방법 및 시장에서 제품의 신속한 대량 생산은 많은 칩 회사의 일반적인 고통 포인트입니다. 따라서 IP 경쟁은 기술의 경쟁뿐만 아니라 신뢰성과 차별화 된 서비스의 경쟁이 아닙니다. 따라서 칩 회사의 경우 고객의 요구 사항, 강력한 사용자 정의 기능, 유연한 비즈니스 모델 및 위험 감소가 풍부한 프로세스 경험이 풍부한 IP 공급 업체를 선택하여 칩 차별화 된 경쟁 이점을 달성하는 데는 핵심 링크가되었습니다. 이것은 정확하게 모서리에서 추월을위한 지역 IP 제조업체의 장점입니다.
코어 모션 기술의 고유 한 원 스톱 IP 및 칩 사용자 정의 서비스를 예로 들어, 0.18 미크론에서 5 나노 미터 프로세스 노드에서 6 개의 주요 파운드리를 다루고 고객 응용 프로그램 시나리오에 따라 PPA 최적화를 수행 할 수 있으며 빠른 턴키 통합은 한 단계에서 달성되면 국내 칩이 높은 신뢰성, 높은 비용 성능, 낮은 BOM 비용 및 정보 보안을 달성 할 수 있습니다.
국제 일반 표준을 충족하는 동안 핵심 기술 IP는 고객의 응용 프로그램 시나리오에 따라 영역, 전력 소비 및 기타 PPA를 최적화하고 프로세스 전반에 걸쳐 고객 제품을 성공적으로 에스코트하고 차별화 된 칩에서 경쟁 우위.
반면에, IP 회사의 경쟁력은 각 기술 및 서비스의 고유성 외에도 궁극적으로 생태계를 수립하는 능력에 달려 있습니다. 암이 모바일 시대의 왕의 핵심 요소가 될 수있는 이유는 CPU 및 GPU 아키텍처와 같은 핵심 IP 외에도 파트너와 함께 IP 칩 응용 프로그램의 통합 생태계를 수립하는 것입니다. 따라서 높은 장벽을 형성한다.
IP는 장기적인 기술 축적 및 지속적인 R & D 투자가 필요합니다. 또한 기업의 비즈니스 전략과 기능을 테스트합니다. 나의 나라의 반도체 IP 공유는 상대적으로 낮습니다. 각 IP 회사의 기술적 고유성 외에도 생태 능력을 확립하고 업스트림 및 하류 생태계를 수립 할 수 있는지 더 중요한 것은 중요합니다.
이것은 또한이 컨퍼런스의 목표와 가치입니다. 12 개 이상의 전시회 및 협상 영역이 이벤트에 설치되었습니다. 많은 손님께서는 실제 필요를해서 IP, 디자인 서비스, 파운드리 및 포장 및 테스트 서비스에 대한 전시 업체와의 원 스톱 협력 협상을 통해 상류 및 하류 협력에 기여했습니다. 산업 자원 간의 의사 소통과 비즈니스 협력의 촉진.
동시에 첨단 제조 공정의 진화와 함께 라인 폭의 감소가 칩의 트랜지스터 수를 크게 증가 시켰으며 디자인은 점점 더 복잡 해졌습니다. 집적 회로 설계가 SoC ERA에 들어갔고 단일 칩에 통합 될 수있는 IP의 수가 크게 증가했습니다. IBS 보고서에 따르면, 단일 칩에있는 통합 IP의 수가 87 인 IBS 보고서에 따르면, 프로세스 노드가 5nm로 진화하면, 통합 될 수있는 IP의 수는 200을 초과한다. 단일 칩에 통합 될 수있는 IP 수는 SoC에서 재사용 할 수있는 새로운 공간을 제공합니다. 시장에 시간을 가속화하기 위해 IP 재사용, 소프트웨어 및 하드웨어 공동 설계 및 초박형 Submicron / Nano-Level Design은 지원 SoC가 오늘날 VLSI의 주류 방향이되었습니다. 현재, 대부분의 SoC는 다양한 다양한 IP 조합을 기반으로 설계되었습니다. IP는 반도체 IP M의 추가 개발을 촉진시키는 집적 회로의 설계 및 개발에서 필수 요소입니다.
IP는 검증되고 재사용 할 수있는 설계 모듈을 지칭하여 집적 회로 설계에서 특정 결정 론적 기능과 독립적 인 지적 재산권을 갖추고 있으며 다른 반도체 프로세스에 이식 할 수 있습니다. 칩 회사는 특정 기능을 달성하기 위해 그러한 IP를 구입할 수 있습니다. "빌딩 블록"과 유사한이 개발 모델은 칩의 개발주기를 크게 단축하고 설계 비용을 절약하고 칩 디자인의 어려움을 줄이면서 칩의 성능과 신뢰성을 향상시킵니다. 섹스.
글로벌 IP 시장의 관점에서, IBS는 전세계 반도체 IP 시장이 2018 년에 4 억 6 천만 달러에서 2027 년에 101 억 달러로 증가 할 것이고, 2027 년까지 성장률은 120 %, 연평균 화합물 성장률은 9.13 % 증가한 것으로 예측한다. 반면 중국은 세계에서 가장 큰 반도체 소비자 시장이되었으며, 수요 증가가 계속 강해지고 있습니다. 거대한 수요에 직면해서, 국내 집적 회로의 전류 공급은 심각하게 부적절합니다. Ye Shengji, Chief Engineer, Chief Engineer 및 China 자동차 제조업체 협회 (Chine Accountiation)의 부국장은 2020 년의 자급 반도체의 자급 자족률이 15 % 미만이며 수입에 대한 의존도는 여전히 높습니다.
따라서 시장 공간 및 개발 상태의 이중 요인하에 IP 현지화에 대한 수요는 긴급합니다.
이 맥락에서 "2021 국내 IP 및 맞춤형 칩 생태 회의"는 7 월 6 일 상하이에서 "핵심 생태 학적 및 윈 - 윈"을 주제로 개최했습니다.이 컨퍼런스는 중국의 주요 기업이 고급으로 인도합니다. 엔드 IP 및 칩 사용자 정의, Singdong 기술. 반도체 IP 기술 및 제품 협력에 중점을 둔 중국 최초의 산업 생태 회의입니다.
회의는 수천 명의 업계 전문가와 비즈니스 대표를 모아 IP, EDA, 디자인 서비스, 파운드리, 포장 및 테스트, 완벽한 기계, 클라우드 컴퓨팅 등의 업스트림 및 다운 스트림 링크를 토론하고 공유하여 개발을위한 새로운 경로를 탐구합니다. IP 산업의 ...에
Xindong 기술의 장점과 기회
이벤트 중, Singdong Technology Co., Ltd.의 Ao Hai는 "디자인에서 대량 생산까지의 테마 공유, 국내 원 스톱 IP 및 맞춤형 서비스 권한 부여 능력의 핵심 IP 기술을 시연" 해외 거인을 겨냥하고 특정 고성능 IP를 능가합니다. 세계 6 개 주요 세대 공장을 통해 15 년간의 열심히 노력하고 세계 6 개 주요 세대 공장을 다루는 세계 6 개 주요 세대 공장을 다루는 전체 고속 IP 코어 및 ASIC 사용자 정의 기능은 국내 독립 핵심 기술의 혁신적인 업적을 보여주었습니다. 권한 부여.
Chiplet의 경우, 집적 회로 기술의 지속적인 개발을 통해 칩 디자인의 복잡성이 계속 증가하고 있습니다. 생산을위한 다양한 프로세스로 다른 기능 (예 : CPU, 메모리, 아날로그 인터페이스 등)을 유연하게 선택하여 컴퓨팅 성능을 유연하게 균형 잡고 비용으로 제공하여 기능 모듈의 최적의 조정을 얻을 수 있습니다. Fab 프로세스. 동시에, Chiplet은 IP 모듈의 경제와 재사용 성을 향상시키고 재사용 할 수있는 새로운 기술이며, IP 공급 업체의 비즈니스 유연성 및 개발 공간을 확장했습니다.
OMDIA 자료에 따르면 2018 년 세계 샹 펠레 시장 규모는 6 억 4 천 5 백만 달러였습니다. 시장 규모는 2024 년에 58 억 달러에 달할 예정이며 평균 연간 연평균 화합물 성장률은 44 %로 점차적으로 전체 반도체 시장으로 확대 될 것으로 예상됩니다. Chiplet은 IP 산업에 새로운 상상력을 불러 일으키고 있습니다
정상 회담에서, 단일 기술의 고속 병렬 포트 기술 이사 인 GAO Zhuan은 "고성능 DDR 시리즈 IP 기술 전체 분석"의 관련 내용을 공유하고 4Gbps에서 24Gbps의 DQ의 진화를 도입하고 세계 최고 수준의 GDDR6 / 6x IP 만. 기술 및 유일한 국내 HBM2E / 3 및 DDR5 / LPDDR5 시리즈 기술. 동시에, 단일 기술의 직렬 기술 이사 인 Chen Liankang은 32 / 56 / 112G 다중 표준 프로토콜 Serdes 솔루션에 대한 일련의 심층적 해석을 가져 왔으며, 국제 최첨단 USB, 서버 PCIe5 / 4, SATA, Rapidio, HDMI 고화질 전송 기술 및 기타 많은 국내 주요 기술.
분석하는 것은 어렵지 않습니다. 현재의 산업 변화와 추세를 통해 스마트 폰으로 표시되는 현재의 소비자 전자 산업은 점차적으로 피크에 도달했습니다. IP 판매의 새로운 성장 모멘텀은 데이터 중심 응용 프로그램으로 이동하고 고속 인터페이스 프로토콜이 등장했습니다. 인터페이스 IP 시장은 빠르게 발전했습니다.
IPNEST 데이터에 따르면, 인터페이스 IP 시장은 다음 5 년 동안 상대적으로 높은 성장률을 유지할 것으로 예상된다. 2025 년까지 1.8 억 달러의 미국 달러에 도달한다.이 보고서는 또한 인터페이스 IP의 성장 모멘텀이 주로 데이터 중심 응용 프로그램, hyperscalar, 데이터 센터, 저장, 유선 및 무선 네트워크 및 등장 인공 지능. 이러한 모든 응용 프로그램은 데이터 교환의 요구를 충족시켜 PCIe, 이더넷, Serdes 및 Memory Controller IP와 같은 인터페이스 프로토콜의 성장을 촉진하기 위해 더 높고 높은 대역폭이 필요합니다.
IP 생태학 및 독특한 경쟁력을 구축하는 방법
다양한 IPS의 신속한 통합을 보장하는 방법 및 시장에서 제품의 신속한 대량 생산은 많은 칩 회사의 일반적인 고통 포인트입니다. 따라서 IP 경쟁은 기술의 경쟁뿐만 아니라 신뢰성과 차별화 된 서비스의 경쟁이 아닙니다. 따라서 칩 회사의 경우 고객의 요구 사항, 강력한 사용자 정의 기능, 유연한 비즈니스 모델 및 위험 감소가 풍부한 프로세스 경험이 풍부한 IP 공급 업체를 선택하여 칩 차별화 된 경쟁 이점을 달성하는 데는 핵심 링크가되었습니다. 이것은 정확하게 모서리에서 추월을위한 지역 IP 제조업체의 장점입니다.
코어 모션 기술의 고유 한 원 스톱 IP 및 칩 사용자 정의 서비스를 예로 들어, 0.18 미크론에서 5 나노 미터 프로세스 노드에서 6 개의 주요 파운드리를 다루고 고객 응용 프로그램 시나리오에 따라 PPA 최적화를 수행 할 수 있으며 빠른 턴키 통합은 한 단계에서 달성되면 국내 칩이 높은 신뢰성, 높은 비용 성능, 낮은 BOM 비용 및 정보 보안을 달성 할 수 있습니다.
국제 일반 표준을 충족하는 동안 핵심 기술 IP는 고객의 응용 프로그램 시나리오에 따라 영역, 전력 소비 및 기타 PPA를 최적화하고 프로세스 전반에 걸쳐 고객 제품을 성공적으로 에스코트하고 차별화 된 칩에서 경쟁 우위.
반면에, IP 회사의 경쟁력은 각 기술 및 서비스의 고유성 외에도 궁극적으로 생태계를 수립하는 능력에 달려 있습니다. 암이 모바일 시대의 왕의 핵심 요소가 될 수있는 이유는 CPU 및 GPU 아키텍처와 같은 핵심 IP 외에도 파트너와 함께 IP 칩 응용 프로그램의 통합 생태계를 수립하는 것입니다. 따라서 높은 장벽을 형성한다.
IP는 장기적인 기술 축적 및 지속적인 R & D 투자가 필요합니다. 또한 기업의 비즈니스 전략과 기능을 테스트합니다. 나의 나라의 반도체 IP 공유는 상대적으로 낮습니다. 각 IP 회사의 기술적 고유성 외에도 생태 능력을 확립하고 업스트림 및 하류 생태계를 수립 할 수 있는지 더 중요한 것은 중요합니다.
이것은 또한이 컨퍼런스의 목표와 가치입니다. 12 개 이상의 전시회 및 협상 영역이 이벤트에 설치되었습니다. 많은 손님께서는 실제 필요를해서 IP, 디자인 서비스, 파운드리 및 포장 및 테스트 서비스에 대한 전시 업체와의 원 스톱 협력 협상을 통해 상류 및 하류 협력에 기여했습니다. 산업 자원 간의 의사 소통과 비즈니스 협력의 촉진.
동시에 첨단 제조 공정의 진화와 함께 라인 폭의 감소가 칩의 트랜지스터 수를 크게 증가 시켰으며 디자인은 점점 더 복잡 해졌습니다. 집적 회로 설계가 SoC ERA에 들어갔고 단일 칩에 통합 될 수있는 IP의 수가 크게 증가했습니다. IBS 보고서에 따르면, 단일 칩에있는 통합 IP의 수가 87 인 IBS 보고서에 따르면, 프로세스 노드가 5nm로 진화하면, 통합 될 수있는 IP의 수는 200을 초과한다. 단일 칩에 통합 될 수있는 IP 수는 SoC에서 재사용 할 수있는 새로운 공간을 제공합니다. 시장에 시간을 가속화하기 위해 IP 재사용, 소프트웨어 및 하드웨어 공동 설계 및 초박형 Submicron / Nano-Level Design은 지원 SoC가 오늘날 VLSI의 주류 방향이되었습니다. 현재, 대부분의 SoC는 다양한 다양한 IP 조합을 기반으로 설계되었습니다. IP는 반도체 IP M의 추가 개발을 촉진시키는 집적 회로의 설계 및 개발에서 필수 요소입니다.