Berita

Pemandangan dari KTT RISC-V

Ada dua pengumuman dari IAR Systems dalam mendukung membangun ekosistem yang kuat untuk RISC-V. Yang pertama adalah dengan penyedia IP, SiFive, untuk berkolaborasi membawa kompiler dan alat debugger sebelumnya ke IP inti prosesor yang dapat dikonfigurasi.

Integrasi alat dan IP diharapkan untuk mendukung pengembang untuk memberikan produk dan untuk meningkatkan penyebaran arsitektur set instruksi terbuka (ISA).

Anders Holmberg, Kepala Strategi, IAR Systems, mengatakan tujuannya adalah untuk membantu pengembang meningkatkan produktivitas dan fokus pada inovasi. "SiFive adalah pemimpin dalam IP inti RISC-V komersial, dan toolchain kami, IAR Embedded Workbench, adalah toolchain yang paling banyak digunakan untuk membangun aplikasi yang tertanam," katanya. Aksennya adalah silikon kustom yang dapat diskalakan dan efisien serta alat pengembangan untuk memenuhi beban kerja komputasi.

Meja Kerja Tertanam IAR untuk RISC-V akan tersedia pada pertengahan 2019. Toolchain mengklaim menawarkan "kualitas kode terkemuka, ukuran dan kecepatan" serta debugger terintegrasi dengan dukungan simulator dan debugging perangkat keras.

Perusahaan perangkat lunak juga mengumumkan kemitraan dengan penyedia IP CPU, Andes, untuk mendukung core RISC-V perusahaan, AndesCore N25 (F) / NX25 (F) dan A25 / AX25, di IAR Embedded Workbench for RISC-V. Versi pertama akan tersedia pada pertengahan 2019. Ekstensi instruksi AndeStar V5 dan kemampuan penyesuaian instruksi Andes Custom Extension (ACE) akan digabungkan dengan Workbench untuk memaksimalkan kecepatan kode dan meminimalkan ukuran kode untuk core RISC-V.

Otomatisasi dan komputasi real-time

Versi terbaru dari tool suite-nya dan inti EOSC-V baru yang dioptimalkan untuk Linux dan komputasi real-time diumumkan oleh Codasip.

Studio 8 tool suite-nya memungkinkan pengembang untuk menulis deskripsi tingkat tinggi dari sebuah prosesor dan secara otomatis mensintesis desain (gambar).

"Ketika spesifikasi RISC-V ISA berkembang dan menambah jumlah ekstensi arsitektur opsional yang semakin meningkat, metodologi desain prosesor yang memungkinkan eksplorasi arsitektur yang cepat dan pembuatan RTL yang mudah diimplementasikan dengan mudah menjadi penting," kata Chris Jones, Wakil Presiden Pemasaran di Codasip. "Apa yang dibutuhkan adalah bahasa deskripsi prosesor tingkat tinggi yang dioptimalkan untuk RISC-V," tambahnya, memperkenalkan rangkaian alat.

Deskripsi prosesor ditulis dalam CodAL, bahasa deskripsi arsitektur, dan kemudian RTL desain, bangku tes, model platform virtual dan kit pengembangan perangkat lunak prosesor (kompiler C / C ++, debugger, profiler) secara otomatis disintesis. Metodologi ini mengurangi waktu yang dihabiskan untuk memelihara perangkat pengembangan perangkat lunak lengkap (SDK) dengan menggunakan model prosesor instruksi akurat (IA) dalam CodAL to Time yang jika tidak diperlukan untuk mempertahankan SDK lengkap dan implementasi berkurang secara signifikan berkat metodologi yang menggunakan model prosesor instruksi akurat (IA) dalam CodAL untuk generasi SDK dan model siklus akurat untuk implementasi.

Fungsionalitas dan fitur baru untuk tool suite generasi kedelapan meliputi dukungan untuk debugger LLVM dan OpenOCB, Studio / CodeSpace lingkungan pengembangan terintegrasi (IDE) berdasarkan Eclipse Oxygen dan lebih banyak konsol interaktif dan peningkatan pada suite pengujian dan verifikasi untuk mendukung RISC yang ditentukan pengguna Ekstensi -V.

Perusahaan juga memperkenalkan prosesor Bk7 64-bit, menambah keluarga Bk. Ini memiliki pipa tujuh tahap dengan prediksi cabang, unit manajemen memori penuh opsional (MMU) dengan dukungan pengalamatan virtual untuk sistem operasi seperti Linux, ekstensi standar RISC-V yang populer, dan antarmuka eksternal standar industri.

Ini adalah prosesor dengan kinerja tertinggi perusahaan hingga saat ini dan dapat disesuaikan bagi pengembang untuk menambahkan instruksi, register, atau antarmuka.

Studio 8 dan prosesor Bk7 akan tersedia secara umum Q1 2019, dengan akses awal ke pelanggan terpilih segera.

Microchip mengumumkan bahwa mereka menambahkan apa yang diyakini sebagai arsitektur RISC-V SoC FPGA pertama di industri ke ekosistem Mi-V-nya. FPGA menggabungkan FPGA Microsemiconductor PolarFire dan sub-sistem mikroprosesor berdasarkan RISC-V ISA.

Menjelang KTT, Linux Foundation mengumumkan kolaborasinya dengan RISC-V Foundation untuk mempercepat pengembangan sumber terbuka dan adopsi RISC-V ISA.