IAR Systems vydala dvě oznámení na podporu vytvoření robustního ekosystému pro RISC-V. První byl s poskytovatelem IP, společností SiFive, aby spolupracoval na uvedení bývalých kompilátorových a debuggerových nástrojů do konfigurovatelného jádra IP procesoru.

Očekává se, že integrace nástrojů a IP podpoří vývojáře při poskytování produktů a zvýší nasazení otevřené architektury bezplatných instrukčních sad (ISA).

Anders Holmberg, ředitel pro strategii IAR Systems, uvedl, že cílem je pomoci vývojářům zvýšit produktivitu a zaměřit se na inovace. „SiFive je lídrem v komerčním jádru IP RISC-V a náš nástrojový klíč IAR Embedded Workbench je nejrozšířenější nástrojovou sadou pro vytváření vestavěných aplikací,“ řekl. Důraz je kladen na škálovatelné, efektivní vlastní silikonové a vývojové nástroje, které splňují výpočetní pracovní zatížení.

Vestavěný pracovní stůl IAR pro RISC-V bude k dispozici v polovině roku 2019. Toolchain tvrdí, že nabízí „špičkovou kvalitu, velikost a rychlost kódu“ a také integrovaný debugger s podporou simulátoru a hardwarového ladění.

Softwarová společnost také oznámila partnerství s poskytovatelem CPU IP, Andesem, na podporu jader společnosti RISC-V, AndesCore N25 (F) / NX25 (F) a A25 / AX25, v IAR Embedded Workbench pro RISC-V. První verze bude k dispozici v polovině roku 2019. Schopnosti rozšíření AndeStar V5 a možnosti přizpůsobení instrukcí Andes Custom Extension (ACE) budou spojeny s Workbench pro maximalizaci rychlosti kódu a minimalizaci velikosti kódu pro jádra RISC-V.

Automatizace a výpočet v reálném čase

Nejnovější verzi své sady nástrojů a nové jádro EOSC-V optimalizované pro Linux a výpočet v reálném čase oznámila společnost Codasip.

Jeho sada nástrojů Studio 8 umožňuje vývojářům psát popis procesoru na vysoké úrovni a automaticky syntézu návrhu (na obrázku).

„Jak se specifikace RISC-V ISA vyvíjí a přidává stále rostoucí počet volitelných rozšíření architektury, stává se nezbytná metodika návrhu procesoru, která umožňuje rychlé architektonické zkoumání a zjednodušené vytváření snadno implementovatelného RTL,“ poznamenal Chris Jones, viceprezident společnosti Marketing ve společnosti Codasip. "Potřebujeme vysoce kvalitní popisovací jazyk procesorů optimalizovaný pro RISC-V," dodal a představil sadu nástrojů.

Popis procesoru je psán v CodALu, jazyce popisujícím architekturu, a pak jsou automaticky syntetizovány RTL, testovací stolice, modely virtuální platformy a vývojový kit procesoru (C / C ++ kompilátor, debugger, profiler). Metodika snižuje dobu strávenou údržbou kompletní sady pro vývoj softwaru (SDK) pomocí modelu procesoru s přesnými instrukcemi (IA) v CodAL to Time, který by jinak byl vyžadován pro údržbu kompletní sady SDK a implementace je výrazně snížena díky metodice, která používá model procesoru přesný (IA) v CodAL pro generování SDK a cyklus přesný model pro implementaci.

Mezi nové funkce a funkce sady nástrojů osmé generace patří podpora debuggeru LLVM a OpenOCB, integrovaných vývojových prostředí Studio / CodeSpace (IDE) založených na Eclipse Oxygen a interaktivnějších konzolí a vylepšení testovacích sad a ověření pro podporu uživatelsky definovaného RISC -V rozšíření.

Společnost také představila 64bitový procesor Bk7, který se přidal do rodiny Bk. Disponuje sedmistupňovým potrubím s predikcí větví, volitelnou jednotkou pro správu plné paměti (MMU) s podporou virtuálního adresování operačních systémů, jako je Linux, populární rozšíření RISC-V a průmyslová standardní externí rozhraní.

Jedná se o dosud nejvýkonnější procesor společnosti a je přizpůsobitelný pro vývojáře, aby přidávali pokyny, registry nebo rozhraní.

Studio 8 a procesor Bk7 budou obecně k dispozici Q1 2019, s okamžitým přístupem k vybraným zákazníkům okamžitě.

Microchip oznámil, že do svého ekosystému Mi-V přidává to, co považuje za první architekturu SoC FPGA RISC-V v oboru. FPGA kombinují Microsemiconductor PolarFire FPGA a mikroprocesorový subsystém založený na RISC-V ISA.

Před vrcholem oznámila Linuxová nadace spolupráci s nadací RISC-V s cílem urychlit vývoj open source a přijetí ISIS RISC-V.