أخبار

وجهة نظر من قمة RISC-V

كان هناك إعلانان من أنظمة IAR لدعم إنشاء نظام بيئي قوي لـ RISC-V. كان الأول مع موفر IP ، SiFive ، للتعاون في جلب أدوات المترجم والمصحح السابقة إلى IP الأساسي للمعالج القابل للتكوين.

من المتوقع أن يدعم تكامل الأدوات والملكية الفكرية المطورين في تقديم المنتجات وزيادة نشر بنية مجموعة التعليمات المجانية (ISA).

من جانبه ، قال أندرس هولمبرج ، الرئيس التنفيذي للاستراتيجيات في IAR Systems ، أن الهدف هو مساعدة المطورين على تعزيز الإنتاجية والتركيز على الابتكار. وقال: "إن SiFive هي شركة رائدة في مجال IP RISC-V التجاري الأساسي ، وتعد سلسلة أدواتنا IAR Embedded Workbench هي مجموعة الأدوات الأكثر استخدامًا لبناء التطبيقات المضمنة". يتم التركيز على السيليكون المخصص القابل للتطوير والفعال وأدوات التطوير لتلبية أعباء العمل الحوسبة.

سيتوفر IAR Embedded Workbench لـ RISC-V في منتصف عام 2019. تدعي سلسلة الأدوات أنها تقدم "جودة الرمز الرائد والحجم والسرعة" بالإضافة إلى مصحح أخطاء متكامل مع دعم المحاكاة وتصحيح الأجهزة.

أعلنت شركة البرمجيات أيضًا عن شراكة مع مزود IP CPU ، Andes ، لدعم نوى RISC-V الخاصة بالشركة ، و AndesCore N25 (F) / NX25 (F) و A25 / AX25 ، في IAR Embedded Workbench لـ RISC-V. سيكون الإصدار الأول متاحًا في منتصف 2019. سيتم ربط إمكانات تعليمات تعليمات AndeStar V5 وإمكانيات تخصيص ملحق Andes Custom (ACE) بـ Workbench لزيادة سرعة الشفرة وتقليل حجم الشفرة إلى نوى RISC-V.

الأتمتة والحوسبة في الوقت الحقيقي

تم الإعلان عن أحدث إصدار من مجموعة أدواتها ونواة EOSC-V الجديدة المحسنة لنظام Linux والحوسبة في الوقت الحقيقي بواسطة Codasip.

تسمح مجموعة أدوات Studio 8 للمطورين بكتابة وصف عالي المستوى للمعالج ويقوم تلقائيًا بتجميع التصميم (في الصورة).

لاحظ كريس جونز ، نائب رئيس قسم "مع تطور مواصفات RISC-V ISA وإضافتها إلى عدد متزايد باستمرار من ملحقات الهندسة الاختيارية ، فإن منهجية تصميم المعالج التي تسمح بالاستكشاف المعماري السريع والإنشاء المبسط لـ RTL القابل للتنفيذ بسهولة تصبح ضرورية". التسويق في Codasip. وأضاف: "ما نحتاج إليه هو لغة وصف معالج عالية المستوى مُحسنة من أجل RISC-V" ، في تقديمه لمجموعة الأدوات.

تتم كتابة وصف المعالج بلغة CodAL ، وهي لغة وصف للهندسة المعمارية ، ومن ثم يتم توليف RTL الخاص بالتصميم ، ومنضدة الاختبار ، ونماذج النظام الأساسي الظاهري ومجموعة تطوير برامج المعالج (مترجم C / C ++ ، مصحح الأخطاء ، المحلل) تلقائيًا. تقلل المنهجية من الوقت الذي تقضيه في الحفاظ على مجموعة تطوير برامج كاملة (SDK) باستخدام نموذج معالج تعليمي دقيق (IA) في CodAL to Time والذي قد يكون مطلوبًا بخلاف ذلك للحفاظ على SDK كامل ويتم تقليل التنفيذ بشكل كبير بفضل المنهجية التي تستخدم نموذج معالج تعليمي دقيق (IA) في CodAL لتوليد SDK ونموذج دقيق للدورة للتنفيذ.

تتضمن الوظائف والميزات الجديدة لمجموعة أدوات الجيل الثامن دعمًا لمصحح LLVM و OpenOCB ، وبيئات التطوير المتكاملة Studio / CodeSpace (IDEs) المستندة إلى Eclipse Oxygen والمزيد من وحدات التحكم التفاعلية والتحسينات في مجموعات الاختبار والتحقق لدعم RISC المعرفة من قبل المستخدم -V ملحقات.

كما قدمت الشركة معالج Bk7 64 بت ، إضافة إلى عائلة Bk. يحتوي على خط أنابيب من سبع مراحل مع التنبؤ بالفرع ، ووحدة إدارة الذاكرة الاختيارية الكاملة (MMU) مع دعم العنونة الافتراضية لأنظمة التشغيل مثل Linux ، وامتدادات RISC-V القياسية والواجهات الخارجية المعيارية للصناعة.

إنه المعالج الأعلى أداء للشركة حتى الآن وهو قابل للتخصيص للمطورين لإضافة تعليمات أو تسجيلات أو واجهات.

سيكون Studio 8 ومعالج Bk7 متاحين بشكل عام للربع الأول من عام 2019 ، مع إمكانية الوصول المبكر للعملاء المختارين على الفور.

أعلنت Microchip أنها تضيف ما تعتقد أنها أول بنية RISC-V SoC FPGA في الصناعة إلى نظامها البيئي Mi-V. تجمع FPGAs بين PolarFire FPGAs Microcemiconductor ونظام فرعي للمعالج الدقيق يعتمد على RISC-V ISA.

قبل القمة ، أعلنت مؤسسة Linux عن تعاونها مع RISC-V Foundation لتسريع تطوير المصادر المفتوحة واعتماد RISC-V ISA.